原装MT40A512M16LY-075:E DDR4
动态随机存取存储器 DDR4 8G 512MX16 FBGA
IC DRAM 8GBIT PARALLEL 96FBGA
SDRAM - DDR4 存储器 IC 8Gb（512M x 16） 并联 1.33 GHz 96-FBGA（7.5x13.5）
原装MT40A512M16LY-075:E DDR4的技术参数：
存储器类型 易失
存储器格式 DRAM
技术 SDRAM - DDR4
存储容量 8Gb（512M x 16）
存储器接口 并联
时钟频率 1.33 GHz
电压 - 供电 1.14V ~ 1.26V
工作温度 0°C ~ 95°C（TC）
安装类型 表面贴装型
封装/外壳 96-TFBGA
供应商器件封装 96-FBGA（7.5x13.5）
基本产品编号 MT40A512
RoHS 状态 符合 ROHS3 规范
湿气敏感性等级 (MSL) 3（168 小时）
REACH 状态 非 REACH 产品
ECCN EAR99
HTSUS 8542.32.0036
写周期时间 - 字，页 -
包装量 1080
电压 - 供电 1.14V ~ 1.26V
原装MT40A512M16LY-075:E DDR4的特征：
• VDD = VDDQ = 1.2V ±60mV
• VPP = 2.5V, –125mV, +250mV
• On-die, internal, adjustable VREFDQ generation
• 1.2V pseudo open-drain I/O
• Refresh time of 8192-cycle at TC temperature range:
– 64ms at -40°C to 85°C
– 32ms at >85°C to 95°C
– 16ms at >95°C to 105°C
• 16 internal banks (x4, x8): 4 groups of 4 banks each
• 8 internal banks (x16): 2 groups of 4 banks each
• 8n-bit prefetch architecture
• Programmable data strobe preambles
• Data strobe preamble training
• Command/Address latency (CAL)
• Multipurpose register READ and WRITE capability
• Write leveling
• Self refresh mode
• Low-power auto self refresh (LPASR)
• Temperature controlled refresh (TCR)
• Fine granularity refresh
• Self refresh abort
• Maximum power saving
• Output driver calibration
• Nominal, park, and dynamic on-die termination
(ODT)
• Data bus inversion (DBI) for data bus
• Command/Address (CA) parity
• Databus write cyclic redundancy check (CRC)
• Per-DRAM addressability
• Connectivity test
• JEDEC JESD-79-4 compliant
• sPPR and hPPR capability
询价
